迭代优化，从一代做到二代，慢慢地再开发新的芯片条线。



这样我们才能活下来。



一个组只有一个老人，其他全部是刚毕业的学生，拳头产品永远都制造不出来。



因为技术在进步，今年设计的产品，也许明年就没有优势了。



时间太重要了。



我不排斥招新人，招华国毕业生，首先这个数量是有限的，其次他们得抱着学习的态度进来，他们至少得适应两年时间才能真正成为相对熟练的熟手。



刚毕业的大学生，如果不是微电子专业的。



他们连cadence virtuo都没用过，教他们用cadence virtuo，只是会操作，知道什么是模拟电路设计，怎么做版图查看和电路仿真，至少都得教上三个月到半年时间。



即便是微电子专业的博士，工业界的研发和实验室的研发完全是两个概念。



需要纠正他们在模拟ic设计中对基本概念的理解问题。很多新手容易在电路设计中忽略一些基本概念，噪声、失真、线性度、带宽等。



他们因为缺乏实践经验，在设计中会忽视布局和版图设计对电路性能的影响、电源和地平面的处理，过于关注某一方面的性能优势而忽略其他重要性性能指标。



他们会过度关注电路的速度可能导致功耗、噪声等方面的性能下降。



这些问题对新人来说很常见，二十年前，那时候我们还在用劳伦斯·内格尔博士开发的spice。



劳伦斯·内格尔也是你的校友，加州达大学伯克利分校的博士。



我还记得当时最早的时候用spice，后来用ca gds，然后最近用cadence virtuo。



还在用spice的时候，我也会犯很多类似的错误。大家都是从新人慢慢成长为一名成熟的工程师



但是当时我是在一家成熟的模拟ic公司，他们有成熟的产品，有成熟的团队，有形**才梯队的培养，有完整的培养机制。



换句话说，他们有这个资本去容错。



但是我们没有，我知道你有很多钱，非常多的钱，我无法想象的金额。



但是一家企业不能只靠你的单一输血，这样的企业是被催熟的，它很难有生命力和未来。



所以我们在早期需要找成熟的工程师，打造出一款拳头产品，然后再招新人，做储备力量培养。



而不是在一开始的时候就做储备力量培养。”



关建英提到的spice、ca gds、cadence virtuo都是eda工具，用于设计模拟电路。他们之间有一个时间顺序。



其中cadence virtuo一直到今天依然是主流的eda工具，只是cadence打包做了一个叫cadence设计系统的玩意，把这个涵盖进去了，实现了更丰富的功能。



周新说：“好吧，我理解你的意思，我知道关叔你在模拟ic领域工作了很多年，从一线员工做到总工程师再到副总裁，对模拟ic公司的经营有自己的理念。



我们还没有那么快招人，我们先把公司和框架构建好，你愿不愿意来帮我？”



和林本坚相比，关建英现在正是刚被自己参与创立的公司赶出来，简单来说，正是失意时，他答应的非常快：



“我来帮你没问题，但是我这个人的性格比较直接，你作为老板，有自己的想法没有问题，但是我同样会有我的想法和我的坚持。



如果我们的想法不一致，我们之间需要有充分的沟通，来达成某种一致。”



关建英接着说：“我从来没有认为我的想法、我的经验会一直对的。



我二十多年前进入集成电路行业，从模拟ic起步，当时业界还是采取的id模式，也就是垂直整合制造。



英特尔、三星、德州仪器、英飞凌等这些企业，他们都是自己一手包办了芯片设计、芯片制造、封测和产品销售。



只有上游材料、设备